台积电芯片工艺突破！3nm相比5nm密度提升1.7倍

　　台积电(南京)有限公司总经理罗镇球，在近日于无锡举办的中国集成电路设计业2021年会暨无锡集成电路产业创新发展高峰论坛上分享了该公司在芯片制程工艺上的最新进展。

　　罗镇球将该主题演讲的标题定为《半导体产业的新时代》。在演讲中，罗镇球宣布，台积电的7nm工艺是在2018年推出的，5nm在2020年推出，在2022年会如期推出3nm工艺，而且2nm工艺也在顺利研发。同时指出“虽然有很多人说摩尔定律在减速或者在逐渐消失，可事实上台积电正在用新工艺证明了摩尔定律仍在持续往前推进。”

　　在峰会上，罗镇球向外界展示了台积电芯片工艺研发路线图，从 5nm 工艺至 3nm，晶体管逻辑密度可以提升 1.7 倍，性能提升 11%，同等性能下功耗可以降低 25%-30%。对于这样的性能提升，罗镇球指出该公司的实现方式是，其一是改变晶体管的结构，其二是改变晶体管的材料。此外，他还强调，未来会通过3D 封装技术来提高芯片的性能。

　　根据智慧芽数据显示，截至最新，台积电及其关联公司在126个国家/地区中，共有6万8千余件专利申请，几乎所有专利都是发明专利。值得注意的是2015年以前台积电的授权专利占比是90%以上。